机译:用于nand闪存设备的BCH解码器中基于MPCN的并行架构
机译:高速并行方法解码二进制BCH代码并应用于闪存设备
机译:用于NAND闪存的多列并行QC-LDPC解码器架构
机译:一种用于NAND闪存设备中BCH码的Chien搜索的新型优化算法
机译:使用级联BCH代码的闪存系统灵活的BCH解码器
机译:使用通用图形处理单元(GPGPU)的现代NAND闪存的灵活混合BCH解码器
机译:用于NAND闪存的多列并行QC-LDPC解码器架构
机译:在以下问题中:某些探针卡组件,其组件以及某些经过测试的DRam和NaND闪存设备以及包含它们的产品。第337-Ta-621号调查